- Algunos conceptos fundamentales. Traída de una palabra a partir de la memoria. Almacenamiento de una palabra en la memoria. Transferencias entre registros. Realización de una operación aritmética o lógica. Manejo de registros por compuerta y temporización de transferencias de datos. Organización de bus múltiple. Ejecución de una instrucción completa. Ramificación. Secuenciamiento de señales de control. Controladores fijos. Control microprogramado. INTEL. Pentium Classic. Pentium MMX. Pentium Pro. Pentium II. CELERON. Xeon. AMD. K5. K6. K6-2. CYRIX. 6x86. 6x86MX. MII. Winchi de la computadora, y a menudo controla su operación. Debido al papel central de tal unidad se conoce como unidad central de procesamiento, o CPU (Central processing unit). Dentro de muchas computadoras, un subsistema como una unidad de entrada, o un dispositivo de almacenamiento masivo, puede incorporar una unidad de procesamiento propia. Tal unidad de procesamiento, aunque es central para su propio subsistema, resulta claro que no es "central" para el sistema de computadora en su conjunto. Sin embargo, los principios del
diseño y operación de una CPU son independientes de su posición en un sistema de computadora. Este trabajo estará dedicado a la organización del hardware que permite a una CPU realizar su función principal: traer instrucciones desde la memoria y ejecutarlas...
Traída de una palabra a partir de la memoria
En una memoria de acceso aleatorio, la información está almacenada en localizaciones identificadas por sus direcciones. Para traer una palabra de información de la memoria, la CPU tiene que especificar la dirección de la localización de la memoria en donde esta información está almacenada y solicitar una operación de Leer. Esto se aplica si la información que se va a localizar es una instrucción de un programa o una palabra de datos (operando) especificada por una instrucción. Entonces, para realizar la traída desde la memoria, la CPU transfiere la dirección de la palabra de información requerida al registro de dirección en la memoria (MAR: memory address register). Según se muestra en la figura anterior, el MAR está conectado a las líneas de dirección del bus de memoria. Por lo tanto, la dirección de la palabra requerida se transfiere a la memoria principal. Mientras tanto, la CPU utiliza las líneas de control de bus de memoria para indicar que se requiere una operación de Leer. Lo normal es que después de emitir esta solicitud, la CPU espere hasta que reciba una respuesta de la memoria, que le informe que la función solicitada se ha concluido. Esto se logra por medio del uso de otra señal de control del bus de memoria, a la cual se denominará Función de Memoria Completada (MFC). La memoria pone esta señal en 1 para indicar que el contenido de la localización especificada de la memoria se ha leído y está disponible en las líneas de datos del bus de memoria. Se considerará que en cuanto la señal MFC sea igual a 1, la información que está en las líneas de datos está cargada en el MDR y por lo tanto está disponible para su uso dentro de la CPU. Esto completa la operación de traída desde la memoria. Como ejemplo, considérese que la dirección de la localización de la memoria a la que se vaya a efectuar el acceso está en el registro RI y que los datos de la memoria deben cargarse en el registro R2. Esto se logra por medio de la siguiente secuencia de operaciones...
Almacenamiento de una palabra en la memoria
El procedimiento para escribir una palabra en una localización dada de la memoria es semejante al empleado para leer de la memoria. La única excepción es que la palabra de datos que se va a escribir se carga en el MDR antes de que se emita el comando Escribir. Si se considera que la palabra de datos que se va a almacenar en la memoria está en R2, y que la dirección de la memoria está en R1, la operación de Escribir requiere la siguiente secuencia...
Transferencias entre registros
Para permitir la transferencia de datos entre varios bloques conectados al bus común de la figura anterior, debe haber manejo de entrada y salida por compuerta. Esto está representado de manera simbólica en la figura siguiente (2). Las compuertas de entrada y salida del registro Ri están controladas por las señales Rientrada y Risalida, respectivamente. Entonces, cuando el registro Rientrada es igual a 1, los datos disponibles en el bus común se cargan en Ri. De manera semejante, cuando Risalida es igual a l, el contenido del registro Ri se coloca en el bus. Mientras el Risalida es igual a 0, el bus puede utilizarse para transferir datos de otros registros...
Realización de una operación aritmética o lógica
Al realizar una operación aritmética o lógica, debe recordarse que la ALU es en sí misma un circuito combinatorio que no tiene almacenamiento interno. Por lo tanto, para realizar una adición, por ejemplo, los dos números que se van a sumar deben estar listos en las dos entradas de la ALU simultáneamente. Se proporciona con este fin el registro Y de la figura anterior (1) que se utiliza para contener uno de los dos números, mientras que el otro es manejado por compuerta hacia el bus. El resultado se almacena en forma temporal en el registro Z. Por lo tanto, la secuencia de operaciones para sumar el contenido del registro R1 con el del registro R2 y almacenar el resultado en el registro R3 debe ser la siguiente...
Manejo de registros por compuerta y temporización de transferencias de datos
Antes de proceder a analizar la ejecución de instrucciones de máquina, es necesario detenerse brevemente para presentar algunos de los detalles necesarios del implante para el manejo de datos por compuerta hacia y desde el bus común de la figura 1. También se presentará una breve panorámica de la temporización requerida para el control de señales que estén involucradas en la transferencia de datos entre registros...
Organización de bus múltiple
La organización de bus único de la figura 1 representa sólo una de las posibilidades para interconectar distintos bloques de la CPU. Un arreglo alternativo es la estructura de dos buses mostrada en la figura 6. Todas las salidas de los registros están conectadas al bus A y todas las entradas de los registros están conectadas al bus B. Los dos buses están conectados a través del enlace de buses G, el cual, al habilitarse, transfiere los datos contenidos en el bus A al bus B. Cuando se deshabilita G, los dos buses están eléctricamente aislados. Obsérvese que el registro de almacenamiento temporal Z de la figura 1 no es necesario en esta organización debido a que, con el enlace de bus inhabilitado, la salida de la ALU puede transferirse en forma directa al registro destino. Por ejemplo, la operación de adición analizada antes (R3 ¬ [R1] + [R2]) ahora puede efectuarse de la siguiente forma...
Ramificación
Las ramificaciones se logran reemplazando el contenido actual del PC por la dirección de ramificación, esto es, la dirección de la instrucción a la cual se refiere una ramificación. Por lo común, la dirección de ramificación se obtiene sumando al valor actual del PC, un valor X de compensación, el cual está dado en el campo de dirección de la instrucción de ramificación. En la figura 9 se proporciona una secuencia de control que permite la ramificación de control incondicional utilizando la organización de bus único de la figura 1. Como de costumbre, la ejecución se empieza con la fase de traída y termina cuando la instrucción se carga en el IR en el paso 3. Para ejecutar la instrucción de ramificación, el contenido del PC se transfiere al registro Y en el paso 4. Después el valor de compensación X se envía por compuerta al bus y se realiza la operación de adición. El resultado, que representa la dirección de ramificación, se carga en el PC en el paso 6...
Controladores fijos
Considérese la secuencia de señales de control dada en la figura 8. Resulta obvio que se requieren ocho lapsos que no se encimen para la ejecución adecuada de la instrucción representada por esta secuencia. Cada lapso debe tener una duración suficiente al menos para que sucedan las funciones especificadas en el paso correspondiente. Por el momento, considérese que todos los lapsos son de igual duración. Por lo tanto, es posible implantar el control necesario con el empleo de un contador manejado por un reloj, según se muestra en la figura 10. Cada estado o cuenta de este contador corresponde a uno de los pasos de las figuras 8 y 9. Por lo tanto, las señales de control necesarias están determinadas en forma única por la siguiente información...
Control microprogramado
Todas las señales de control requeridas dentro de la CPU pueden generarse utilizando un contador de estado y un circuito PLA. Se analizará un enfoque alternativo que se utiliza mucho en el diseño de computadoras. Primero se presentarán algunos términos utilizados con frecuencia...
CONCLUSIONES
En este trabajo se presentó un panorama general de la organización de la unidad central de procesamiento de una computadora. Muchas variaciones de las organizaciones aquí presentadas se encuentran en las máquinas disponibles en el comercio. La elección de una organización específica implica tener que equilibrar velocidad de ejecución y costo de implante. También se ve afectada por otros factores, tales como la tecnología que se emplee, la flexibilidad de modificación, o el deseo de proporcionar algunas capacidades especiales en el conjunto de instrucciones de la computadora...
BIBLIOGRAFIA
ANEXOS
