Guía Básica para Describir y Simular Circuitos Lógicos con el lenguaje VHDL y el programa MAX+plus II
El nombre de la entidad debe coincidir
con el nombre del archivo VHD y con
el nombre del proyecto.
Entradas de datos: a, b, c, d
Entradas de selección: s1, s0
Salida: f
La señal selector se comporta como un
alias para la combinación s1s0.
La señal f copia el valor de una
entrada de datos (a, b, c, d) según la
combinación de los selectores s1 y s0.
Fuente: Comunidad emagister
